高云FPGA云源软件报错ERROR (EX3863) : Syntax error near ‘{‘(“...“)
·
使用Gowin时遇到了以下报错的提示：
ERROR (EX3863) : Syntax error near '{'("D:\GaoYun\work\F2_transfer\F2_ov5640_hdmi_eth\ov5640_hdmi_eth\src\eth_part\GMII_send.sv":23)
定位到括号里面的语句：
首先根据错误代码的数字查看用户消息帮助文档：
官方手册给出的建议是添加分号，但是这条语句末尾已有分号，再考虑这句话用的语法enum：
查看Verilog标准语法时发现在Verilog中没有提到对enum的描述：
在systemverilog中才有enum的解释:
推测这里使用的是systemverilog的语法导致Verilog的编译环境不兼容了，查看综合的配置：
目前选用的是Verilog 2001：
改成system Verilog 2017即可解决问题：
海思 HiSpark 开发者社区是上海海思为开发者搭建的内容和交流平台，依托完备芯片解决方案、专业开发环境、开源/开放的软件资源与社区技术内容，构建完整服务生态开发者的闭环体系。
更多推荐
5
0- 0
已为社区贡献1条内容
所有评论(0)